INVESTUS 기술트렌드 리서치 · 🧠 AI 반도체 · 성숙도 확산 · 투자관점 OW (1~3년) · Claude sonnet(CLI)

핵심 요약

• AI반도체는 전공정(GAA·BSPDN) 확산, 후공정(CoWoS·HBM) 과열, 커스텀ASIC 초기확산이 동시 진행되는 비동기 성숙도 국면
• 병목이 웨이퍼 선단공정에서 패키징(CoWoS·하이브리드본딩)·HBM 공급으로 이동, NVIDIA가 TSMC 2026년 CoWoS 물량 약60% 점유(SemiAnalysis)
• 커스텀ASIC(Broadcom·Marvell)이 하이퍼스케일러向 연44.6%대 성장, 추론TCO 우위로 NVIDIA 단일 의존 구조 균열
• HBM4는 2026년2월 삼성·SK하이닉스 동시양산 개시, PIM·CXL3.x는 상용화 초기 진입

핵심 원리와 본질

이 기술은 무엇을 물리적으로 해결하는가 — 본질 한 줄, 작동 원리, 지배 변수.

1. GAA(Gate-All-Around) 트랜지스터

본질 — 채널을 게이트로 4면 감싸 누설전류를 억제하는 2nm급 로직 구조

나노시트 채널 적층 후 게이트 물질로 전면 감싸 전계제어력 극대화

• 지배 변수: 채널 두께·게이트 정렬 정밀도가 수율 결정

flowchart LR
  i1["EUV 노광·정밀 식각 공정"] --> m1(["누설전류 감소로 저전압 고집…"]) --> o1["TSMC N2 수율 70~8…"]
  style m1 fill:#15202e,color:#f0c96a,stroke:#8a6d1f

클린룸에서 장갑을 낀 손이 반도체 웨이퍼를 옮기는 모습 · 출처: YouTube — Purdue Engineering · CC BY 4.0 (Wikimedia Commons)

2. 하이브리드 본딩

본질 — 범프 없는 Cu-Cu 직접접합으로 다이 간 배선피치 극소화

웨이퍼 표면 CMP로 평탄화 후 정렬·압착해 구리 원자간 직접결합

• 지배 변수: 웨이퍼 평탄도와 정렬정밀도가 피치 하한 결정

flowchart LR
  i2["CMP 평탄화된 웨이퍼·정밀…"] --> m2(["범프 제거로 배선피치 축소,…"]) --> o2["본딩피치 9um 2023 →…"]
  style m2 fill:#15202e,color:#f0c96a,stroke:#8a6d1f

3. HBM(고대역폭메모리) 적층

본질 — TSV로 DRAM 다이를 적층해 대역폭당 전력을 낮추는 메모리 구조

TSV 관통전극으로 다이 수직 연결, 로직다이 위 적층 후 본딩

• 지배 변수: 층당 발열누적과 TSV저항이 대역폭당 전력(pJ/bit) 하한 결정

flowchart LR
  i3["TSV 가공 DRAM 다이·…"] --> m3(["적층수 증가로 대역폭 확대하…"]) --> o3["HBM4 10GT/s JED…"]
  style m3 fill:#15202e,color:#f0c96a,stroke:#8a6d1f

4. PIM(프로세싱인메모리)

본질 — DRAM 내부에 연산로직을 집적해 데이터이동 자체를 줄이는 구조

DRAM 공정 내 연산유닛 집적, 오프칩 이동 없이 내부 연산 수행

• 지배 변수: 메모리월 물리(데이터이동 에너지≫연산 에너지)가 필요성을 규정

flowchart LR
  i4["DRAM 공정·로직집적 설계"] --> m4(["오프칩 이동 제거로 에너지 …"]) --> o4["LPDDR5X-PIM 내부대…"]
  style m4 fill:#15202e,color:#f0c96a,stroke:#8a6d1f

구조 도식 — 병목 → 해소 → 경제성 → 시장 확대

공학적 병목이 어떤 기술로 풀리고, 언제 경제성을 확보해, 어떤 시장 확대로 이어지는가의 연결고리.

flowchart LR
  subgraph bottleneck["① 공학적 병목"]
    direction TB
    b1["CoWoS/SoIC 완전예약"]
    b2["HBM 사실상 완판"]
    b3["GAA 수율 파운드리격차"]
  end
  subgraph resolution["② 해소 기술"]
    direction TB
    r1["CoWoS 월12~14만장 증설"]
    r2["HBM4 동시양산 개시"]
    r3["하이브리드본딩 미세피치화"]
  end
  subgraph economics["③ 경제성 확보"]
    direction TB
    e1["수급갭 20%→10% 축소"]
    e2["HBM 가격 오히려 상승"]
    e3["ASIC 추론TCO 65%우위"]
  end
  subgraph market["④ 시장 확대"]
    direction TB
    m1["데이터센터capex 5000억→1.4조…"]
    m2["커스텀ASIC 연44.6%성장"]
    m3["한미반도체 TC본더71%점유"]
  end
  b1 --> r1
  b2 --> r2
  b1 --> r3
  b3 --> r3
  r1 --> e1
  r2 --> e2
  r3 --> e3
  classDef bn fill:#fdecea,stroke:#c8414f,color:#3a1116
classDef rs fill:#e8f1fd,stroke:#3b76c4,color:#10243f
classDef ec fill:#fdf6e3,stroke:#b8860b,color:#3b2a05
classDef mk fill:#e9f8ef,stroke:#1f9d6b,color:#0c3322
  class b1,b2,b3 bn
  class r1,r2,r3 rs
  class e1,e2,e3 ec
  class m1,m2,m3 mk

반도체 웨이퍼 표면에 미세 회로 패턴이 보이는 모습 · 출처: DrHughManning · CC BY-SA 4.0 (Wikimedia Commons)

소분야 지도 — 병목 → 해소 기술

공학적 병목 분석

일론 머스크 1원칙 — 물리 한계·원가 분해

• EUV 노광 소모품(Sn플라즈마 광원·펠리클) 비용이 장당 원가 결정, High-NA는 렌즈·미러 대형화로 장비단가 급등하나 트랜지스터당 비용은 스케일링으로 상쇄
• 하이브리드본딩은 범프없는 Cu-Cu 직접접합으로 배선피치 4.5~6um까지 축소, 물리적 하한은 웨이퍼 평탄도(CMP)·정렬정밀도
• HBM 적층 증가는 층당 발열 누적이라는 물리적 한계 수반, TSV저항·본딩 열저항이 대역폭당 전력(pJ/bit) 하한을 결정
• PIM은 오프칩 DRAM 데이터이동 에너지가 연산 자체보다 훨씬 크다는 메모리월 물리를 완화하나, DRAM 공정내 로직집적은 수율·비용 트레이드오프 수반

피터 틸 투자 렌즈

경제성 점검

상용화 타임라인

• 2025Q4 — TSMC N2·삼성 SF2 2nm GAA 양산 개시
• 2026-02 — SK하이닉스·삼성 HBM4 동시 양산
• 2026 — Intel 18A High-NA EUV 양산 첫 적용(Panther Lake)
• 2026Q3 — Marvell CXL3.0 스위치(Structera S) 샘플링
• 2026H2 — 한미반도체 HBF용 TC본더 첫 납품 목표
• 2026Q4 — TSMC A16 BSPDN(Super Power Rail) 양산 개시
• 2027 — CoWoS 수급 정상화, SoIC 2세대 F2F본딩 확대
• 2028 — 유리기판 인터포저·글래스코어 한정양산 목표

밸류체인 핵심 기업

한국 연결고리

• SK하이닉스: HBM 세계1위(점유 약62%), HBM4 2026-02 삼성과 동시양산
• 삼성전자: 파운드리 SF2 GAA·HBM4·LPDDR5X-PIM 동시추진
• 한미반도체: HBM용 TC본더 세계1위(71.2%), 인천 하이브리드본더 신공장 2027년 완공목표

투자 관점

• 스탠스 OW · 시계 1~3년
• 논지: 패키징(CoWoS/하이브리드본딩)·HBM 공급부족이 구조적 가격결정력 부여
• 논지: 커스텀ASIC 확산으로 밸류체인 저변 확대, NVIDIA 단일의존 리스크 완화
• 논지: 장비·소재社 2026년 매출가이던스 연속 상향(AMAT +30%, ASML EUV +45%)
• 리스크: 하이퍼스케일러 capex 사이클 둔화 또는 AI수요 과열 논쟁
• 리스크: GAA·하이브리드본딩 수율 개선 지연
• 리스크: 미중 수출통제 등 규제 변수 확대
• 체크포인트: CoWoS 수급갭 축소 속도(2026말 목표 10%대)
• 체크포인트: HBM4 양산수율·추가 고객사 확보 여부
• 체크포인트: TSMC A16/Intel 18A 수율 및 매출비중 추이

🔎 신규 부상 소분야 발굴

출처

• https://www.asml.com/en/news/press-releases/2026/high-na-euv-reaches-new-readiness-milestone
• https://evertiq.com/design/2026-09-08-intel-foundry-and-asml-report-high-na-euv-production-milestone
• https://www.trendforce.com/news/2026/09/01/news-asml-advances-high-na-euv-toward-high-volume-manufacturing-as-10-systems-reportedly-go-live-at-4-customers
• https://www.digitimes.com/news/a20260102PD207/tsmc-2nm-intel-samsung-gaa.html
• https://semiengineering.com/tsmc-uncorks-a16-with-super-power-rail/
• https://www.trendforce.com/news/2024/11/26/news-tsmc-is-on-track-for-a16-mass-production-in-late-2026-with-advanced-backside-power-delivery/
• https://www.digitimes.com/news/a20251226PD223/samsung-sk-hynix-production-hbm4-2026.html
• https://www.astutegroup.com/news/general/sk-hynix-holds-62-of-hbm-micron-overtakes-samsung-2026-battle-pivots-to-hbm4/
• https://www.trendforce.com/news/2026/06/15/news-tsmc-cowos-supply-demand-gap-reportedly-seen-narrowing-from-20-to-10-by-end-2026-as-capacity-expands/
• https://newsletter.semianalysis.com/p/ai-capacity-constraints-cowos-and
• https://hashrateindex.com/blog/hyperscaler-ai-asic-market-report-part-1/
• https://investor.marvell.com/news-events/press-releases/detail/1017/marvell-launches-next-generation-cxl-switch-enabling-memory-pooling-to-break-through-the-ai-memory-wall
• https://www.trendforce.com/news/2026/03/10/news-beyond-hbm-samsung-sk-hynix-reportedly-explore-next-gen-ai-memory-that-could-challenge-nvidia/
• https://chipsandcheese.com/p/hot-chips-2026-samsungs-processing
• https://www.ark-invest.com/big-ideas-2026

INVESTUS 기술트렌드 리서치 — 공학·투자 프레임워크 기반 AI 리서치. 투자자문 아님. 전체 분야 지도는 기술트렌드 허브.